本文简要介绍了FCSR的基本原理和特性，重点讨论基于硬件描述语言VHDL的可变长FCSR的设计。VHDL可编程逻辑器件CPLD/FPGA结合使用，可以方便、灵活地实现此类伪随机序列发生器。
1FCSR产生原理和序列特性
某时刻一个r级(非退化)FCSR如图1所示。其中ai∈GF(2)， (i=n-1，n-2，…，n -r)，mn-1∈Z，qi∈GF(2)，(i=1，2，…，r-1)，qr=1，∑为一般的整数加法。工作过程如下：
(1)计算整数和：
(2)移位寄存器右移一位，输出an-r。
(3) an=σn(mod 2)反馈入移位寄存器。
(4) mn=［σn/2］反馈入进位寄存器。
记q0= -1，FCSR的一个状态为(mn-1；an-1，…，
为FCSR的连接数。
FCSR能返回到自身的状态称为周期状态。以q为连接数的FCSR的周期状态个数为q+1，其中平凡的周期状态(0；0，…，0)和(w
