关于VHDL优化的问题！！ - EDA - 维库电子开发网论坛

	加入收藏设为首页帮助中心

论坛首页

站内搜索:

作者主题内容

现在位置 > 维库电子开发网论坛 > EDA > 关于VHDL优化的问题！！

帖子主题: 关于VHDL优化的问题！！

你还没有登录，无法发表回复，请首先登录.. [注册]

myming

发表于:2008-5-22 8:52:00

楼主

级别:

积分:1602分

本程序是实现一个串并转换的过程（一路4M的数据流转换位两路2M的数据流），程序在附件中后缀名为.vhd文件。我写的这个程序功能都能实现，也进行了仿真，都通过了！可是没有实际的使用价值，原因是占用的资源太大了！写的代码不是很长，但是要用的FPGA很贵，所以没有实用价值。由于本人第一次用FPGA，对于很多的知识不懂，有哪位高手可以帮忙看一下，我的代码怎么优化才能使在适配是占的资源少一点！或者推荐什么教材给本人，本人不胜感激！！