CYCLONE的LVDS信号的输出需要在片外加电阻网络吗 ? - FPGA/CPLD

	加入收藏设为首页帮助中心

站内搜索:

作者主题内容

现在位置 > 维库电子开发网论坛 > EDA > FPGA/CPLD > CYCLONE的LVDS信号的输出需要在片外加...

帖子主题: CYCLONE的LVDS信号的输出需要在片外加电阻网络吗 ?

你还没有登录，无法发表回复，请首先登录.. [注册]

发表于:2008-8-29 11:26:00

楼主

级别:

积分:38分

请问各位大侠，CYCLONE的LVDS信号的输出需要在片外加电阻网络吗 ?

发表于:2008-8-30 16:55:00

1 楼

级别:

积分:321分

请参考Cyclone的有关LVDS端口的文档。由于LVDS采用的是电流模式驱动器，因此保持信号SI比较好。

没有你做不到的，只有你想不到的。

快速回复：

用户名：密码：验证码,看不清楚?请点击刷新验证码

注册新帐号？

上传图片格式（jpg/gif/png）和文件格式（rar/pdf）

网站简介s－广告服务－网站地图－帮助信息－联系方式－问题报告