ＡＤＣ１００６５的主要特性如下：
●３Ｖ单电源供电； ●满标度输入摆幅可在２．０ Ｖｐ－ｐ,１．５ Ｖｐ－ｐ,０或 １．０ Ｖｐ－ｐ四种输入信号中选择； ●具有４００ＭＨｚ－３ｄＢ的输入频宽； ●具有静态工作模式； ●带有片内基准源和采样保持放大电路； ●具有二进制补码数据格式输出； ●可调整的输出驱动适合２．５Ｖ和３．３Ｖ系列的逻辑器件接口。 下面是ＡＤＣ１００６５的主要参数： ●分辨率：１０Ｂｉｔｓ； ●转换速率：６５ＭＳＰＳ； ●ＦＰＢＷ（全功率带宽）：４００ＭＨｚ ●ＤＮＬ（差分非线性）：±０．３ ＬＳＢ； ●ＳＮＲ(信噪比ｆＩＮ＝３２ＭＨｚ) ：５９．３ｄＢ ； ●ＳＦＤＲ(无差错动态范围ｆＩＮ＝３２ＭＨｚ时)：－８０ｄＢ； ●数据延迟：６个时钟周期； ●参考电压：＋３．０Ｖ； ●６５ＭＨｚ时的功耗为：６８．４ｍＷ。 图2 ２ 引脚功能 图１为ＡＤＣ１００６５的引脚排列，该器件采用２８脚ＴＳＳＯＰ封装，各引脚的基本功能如下（括号中为引脚号）： ＶＩＮ－，ＶＩＮ＋（１２，１３）：模拟信号输入端。在１．２Ｖ参考电压下，满标度输入摆幅为１．０Ｖｐ－ｐ。单端操作时，ＶＩＮ＋可与ＶＣＯＭ连接。 ＶＲＥＦ（６）：参考电压（１．５Ｖ）引脚,使用时应通过一个１μＦ的旁路电容连接到ＶＳＳＡ。 ＶＲＥＦＴ，ＶＣＯＭ，ＶＲＥＦＢ（７，４，８）：ＶＲＥＦＴ和ＶＲＥＦＢ仅为高阻抗参考旁路管脚，而ＶＣＯＭ则可用作设置输入公用电压ＶＣＭ，这三个引脚都应当连接０．１μＦ的旁路电容。 ＣＬＫ（１）：数字时钟输入端。输入频率范围为１０ＭＨｚ～６５ＭＨｚ，输入在时钟的上升沿有效。 ＤＦ（１５）：该引脚为高电平时，输出为二进制补码，该脚低电平时，输出为偏移二进制码。 ＳＴＢＹ（２８）：静态备用模式管脚。高电平时，该器件转到备用模式。 ＩＲＳ（５）：输入范围选择管脚。该脚接ＶＤＤＡ时， 满标度输入摆幅为２ＶＰ－Ｐ，接ＶＳＳＡ时为１．５ＶＰ－Ｐ，悬空时为１ＶＰ－Ｐ。 Ｄ０～Ｄ９（１６～２０，２３～２７）：数据输出端。Ｄ０是二进制输出数据的最低有效位，Ｄ９是最高有效位。 ＶＤＤＡ（２，９，１０）：模拟电源正极。需与一个３Ｖ的直流电源相连并连接一０．１μＦ的旁路电容到模拟地。电容应紧靠这些引脚，距离不超过１ｃｍ处。同时还应并联一４．７μＦ的电容到模拟地。 ＶＳＳＡ（３，１１，１４）：模拟地。 ＶＤＤＩＯ（２２）：数字电源正端。该脚也应用一个０．１μＦ的电容旁路到数字地同时用一个４．７μＦ的电容并联到数字地。该管脚上的电压不能超过ＶＤＤＡ电压３００ｍＶ以上。 ＶＳＳＩＯ（２１）：数字地。使用时应与数字地相连并远离模拟地。
